寄存器clk一直翻转，但D端为常值，功耗如何？

腾云 · 发表于 2019-12-2 09:39:26

如题，在做低功耗的时候，通常要将clk进行gating，减少clk翻转从而降低功耗。

但是如果寄存器clk一直翻转，但D端为常值，功耗相比直接关掉clk，有多大区别？
应该是没有太大的区别的吧

隆巡 · 发表于 2019-12-2 09:59:40

时钟走线。。。上面很多buff之类~~~~~

佳明 · 发表于 2019-12-2 09:59:53

时钟树占比的功耗越来也高，所以也很可观

图尔 · 发表于 2019-12-2 10:00:10

clock tree power is large than power in cell，if you use ptpx to analysis power，you will see clock power is more than 60 percent。

佳明 · 发表于 2019-12-2 10:00:29

AC 应该是对LOAD电容的充放电的功耗，直接取决Clk的频率

		自动登录	找回密码
密码			立即注册

[讨论] 寄存器clk一直翻转，但D端为常值，功耗如何？