多种工作模式的芯片，如何时序约束与综合？

魏宇

芯片有三种工作模式，通过两个端口的电平去设置。功能模式下时钟较高，在调试模式和扫描模式下，时钟是工作模式的十分之一。
      目前是通过set_case_analysis 设置芯片在工作模式，以工作模式的时钟进行综合，但是扫描模式和调试模式的时序路径和工作模式是不一样的。导致综合满足的时序只会满足工作模式的时序路径，而对调试模式和扫描模式的时序路径没有进行约束和检查。未约束的调试模式和扫描模式因为时钟频率较低setup容易满足，但是就怕hold会存在违例。
      请问有什么方法能够让DC约束所有的工作模式然后综合？

隆巡

路径不一样用set_case_analysis。路径一样频率不一样用最快频率约束。
hold在版图阶段保证，dc阶段要满足setup。