请选择 进入手机版 | 继续访问电脑版

EDABOSS电子论坛

 找回密码
 立即注册
搜索
热搜: 活动 交友 discuz
查看: 689|回复: 1

[转帖] FPGA 的配置电路

[复制链接]

106

主题

13

回帖

96

E币

助理工程师

Rank: 3Rank: 3

积分
225
发表于 2019-1-15 14:44:10 | 显示全部楼层 |阅读模式

        FPGA 的相关电路主要就是FPGA 的配置电路,其余的应用电路只要将外围芯片连接到FPGA 的通用I/O管脚上即可。
配置电路
         FPGA 配置方式灵活多样,根据芯片是否能够自己主动加载配置数据分为主模式、从模式以及JTAG 模式。典型的主模式都是加载片外非易失( 断电不丢数据) 性存储器中的配置比特流,配置所需的时钟信号( 称为CCLK) 由FPGA 内部产生,且FPGA 控制整个配置过程。从模式需要外部的主智能终端( 如处理器、微控制器或者DSP 等) 将数据下载到FPGA 中,其最大的优点就是FPGA 的配置数据可以放在系统的任何存储部位,包括:Flash、硬盘、网络,甚至在其余处理器的运行代码中。JTAG 模式为调试模式,可将PC 中的比特文件流下载到FPGA 中,断电即丢失。此外,目前赛灵思还有基于Internet 的、成熟的可重构逻辑技术System ACE 解决方案。

(1) 主模式
        在主模式下,FPGA 上电后,自动将配置数据从相应的外存储器读入到SRAM 中,实现内部结构映射;主模式根据比特流的位宽又可以分为:串行模式( 单比特流) 和并行模式( 字节宽度比特流) 两大类。如:主串行模式、主SPI Flash 串行模式、内部主SPI Flash 串行模式、主BPI 并行模式以及主并行模式。

(2) 从模式
        在从模式下,FPGA 作为从属器件,由相应的控制电路或微处理器提供配置所需的时序,实现配置数据的下载。从模式也根据比特流的位宽不同分为串、并模式两类,具体包括:从串行模式、JTAG 模式和从并行模式三大类。


(3)JTAG 模式
        在JTAG 模式中,PC 和FPGA 通信的时钟为JTAG 接口的TCLK,数据直接从TDI 进入FPGA,完成相应功能的配置。

       目前,主流的FPGA 芯片都支持各类常用的主、从配置模式以及JTAG,以减少配置电路失配性对整体系统的影响。在主配置模式中,FPGA 自己产生时钟,并从外部存储器中加载配置数据,其位宽可以为单比特或者字节;在从模式中,外部的处理器通过同步串行接口,按照比特或字节宽度将配置数据送入FPGA 芯片。此外,多片FPGA 可以通过JTAG 菊花链的形式共享同一块外部存储器,同样一片/ 多片FPGA 也可以从多片外部存储器中读取配置数据以及用户自定义数据。Xilinx FPGA 的常用配置模式有5 类:主串模式、从串模式、Select MAP 模式、Desktop 配置和直接SPI 配置。在从串配置中,FPGA 接收来自于外部PROM 或其它器件的配置比特数据,在FPGA 产生的时钟CCLK 的作用
下完成配置,多个FPGA 可以形成菊花链,从同一配置源中获取数据。Select MAP 模式中配置数据是并行的,是速度最快的配置模式。SPI 配置主要在具有SPI 接口的FLASH 电路中使用。


积分规则
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Archiver|手机版|小黑屋|EDABOSS电子论坛

GMT+8, 2024-3-29 22:11 , Processed in 0.037911 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表