请选择 进入手机版 | 继续访问电脑版
搜索
专业IC版图外包服务 微信:drclvs
广告位:SY02 广告业务联系QQ:3173974412
无锡芯满微电子有限公司---专业研发电机驱动芯片
IC设计论坛----ictown.com
广告位:SY05 广告业务联系QQ:3173974412
查看: 60|回复: 1

[原创] 分享DLL与PLL的区别,转摘自网上技术帖子

[复制链接]

3

主题

6

帖子

16

E币

技术员

Rank: 2

积分
9
发表于 2020-5-9 15:03:15 | 显示全部楼层 |阅读模式
PLL是英文Phase Lock Loop的缩写,中文名称为“锁相环”。说到频率信号的产生我们知道有很多种方法,其中在固定形状和大小的石英晶体上加电压就可以产生一个非常稳定的频率信号,因此常常用于高精度仪器上作为基准频率使用,早期电脑主板上的外频通常是由石英晶体直接产生的,通过倍频或分频电路来获得不同频率的信号让主板各个电路协调工作,因此在Pentium时代之前的前辈们在给CPU超频时往往需要采用更换晶体的方式,费力而麻烦。
为了能够在很宽的范围内随意产生任何高精度的频率信号,PLL电路诞生了。PLL电路的工作原理比较简单,它由鉴相器、充电泵、环路滤波器和一个振荡器(VCO)构成。PLL电路刚接通电源时,VCO内部由变容二极管组成的RCL电路开始振荡而产生一个并不规范的频率,该频率经过分频电路降频后被送到鉴相器与石英晶体产生的基准频率进行相位的对比,发现VCO产生的频率偏离电路设定时就根据偏差的方向由充电泵产生一个矫正电压,该电压经过环路滤波器后送入VCO内的可变二极管上,随着可变二极管上工作电压的变化,其内部电容容量也会发生变化,VCO的振荡频率开始改变并趋近电路设定的频率,一旦两者频率信号的相位同步,鉴相器检测出来的相位误差就接近0,VCO内变容二极管两端的电压就固定不变,PLL电路就开始输出设定的频率信号并开始正常工作了。
由于PLL电路输出的时钟信号的频率可以在很大范围内变化,而且调整速度快,信号稳定,我们只要改变基准频率的大小或加入不同的修正电压就能随意的改变VCO输出的频率大小,也正是因为PLL电路灵活方便的特性,现在很多需要产生高质量频率信号的电路中都能见到PLL的身影。
ADC器件datasheet中的抖动是指的ADC内部本身的孔径抖动(Aperture jitter),并非指构成实际采样系统后的总jitter。
DLL和PLL是两个完全不同的东西,用在不同的地方。
DLL-Delay lockedloop用在数字电路中,用来自动调节一路信号的延时,使两路信号的相位一致(边沿对齐),在需要某些数字信号(比如databus上的信号)与系统时钟同步的情况下,DLL将两路clock的边沿对齐(实际上是使被调节的clock滞后系统clock 整数个周期),用被调节的clock做控制信号,就可以产生与系统时钟严格同步的信号(比如输出数据data跟输入clock同步,边沿的延时不受到电压、温度、频率影响)。PLL--Phaselocked loop除了用作相位跟踪(输出跟输入同频同相,这种情况下跟DLL有点相似)外,可以用来做频率综合(frequency synthesizer), 输出频率稳定度跟高精度低漂移参考信号(比如温补晶振)几乎相当的高频信号,这时,它是一个频率源。利用PLL,可以方便地产生不同频率的高质量信号,PLL输出的信号抖动(频域上表现为相噪)跟它的环路带宽,鉴相频率大小有关。总的说来,PLL的环路带宽越小,鉴相频率越高,它的相位噪声越小(时域上抖动也越小)。
由于在实际ADC系统中,采样系统总的动态特性主要取决于采样时钟的抖动特性,如果对频率要求不是太高,VCXO是比较好的选择。
如果确实需要可变频率低抖动时钟,则基于PLL的时钟发生器是最好选择。

积分规则
回复

使用道具 举报

0

主题

25

帖子

330

E币

技术员

Rank: 2

积分
25
发表于 2020-5-10 20:30:07 | 显示全部楼层
学习了~~~~~
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



版权所有:EDABOSS论坛 投诉受理:13816911948 合作热线:13816911948

备案信息:苏经营性ICP B2-20090218号 皖ICP备09697823号 电子公告服务许可文件号:皖通[2009]556号

Powered by EDABOSS X3.4 Tamplate By EDABOSS论坛  © 2001-2013 Comsenz Inc.

广告投放 微信:drclvs

快速回复 返回顶部 返回列表