均衡器（Equalization，EQ）技术，在DDR5标准中，DRAM将被指定涵盖DFE（判决反馈均衡）能力。
随着信号速率的提高，在系统同步接口方式中,有几个因素限制了有效数据窗口宽度的继续增加。 - 时钟到达两个芯片的传播延时不相等(clock skew)
- 并行数据各个bit 的传播延时不相等(data skew)
- 时钟的传播延时和数据的传播延时不一致(skew between data and clock)
由于信道的非理想特性，信号从Tx通过FR4 PCB板传输到Rx，这中间会有信号插损、回损、近/远端串扰，再继续提高频率，信号会严重失真，这就需要采用均衡和数据时钟相位检测等技术，这也就是SerDes所采用的技术。 单端信号即用一根走线来传输信号，信号由相对于地参考平面（0V GND）的电平来确定逻辑“ L”和逻辑“ H”，例如TTL接口或CMOS接口，是单端信号。
随着速率的提高，单端信号的上升/下级沿也变得陡峭，因此，输出开关噪声会导致信号产生过冲和下冲，并且当多位信号同时转换时，还要考虑地弹（ground bounce）问题，同时，单端信号以参考地平面作为信号回流路径，这也为Layout带来了挑战，由传输线阻抗不匹配引起的反射效应会变得非常严重。 差分信号 差分信号的第一个好处是，因为你在控制「基准」电压，所以能够很容易地识别小信号。在一个参考地做「0 V」基准的单端信号传输系统里，测量信号的精确值依赖系统内「0 V」的一致性。信号源和信号接收器距离越远，他们局部地的电压值之间有差异的可能性就越大。从差分信号恢复的信号值在很大程度上与「地」的精确值无关，而在某一范围内便可。 差分信号提供的第三个好处是，在一个单电源系统，能够从容精确地处理「双极信号」。为了处理单端，单电源系统的双极信号，我们必须在地和电源干线之间某任意电压处(通常是中点)建立一个虚地。用高于虚地的电压来表示正极信号，低于虚地的电压来表示负极信号。接下来，必须把虚地正确地分布到整个系统里。而对于差分信号，不需要这样一个虚地，这就使我们处理和传播双极信号有一个高真度，而无须依赖虚地的稳定性。 低电压差分信号(LVDS)是一种高速点到点应用通信标准。 多点LVDS (M-LVDS)则是一种面向多点应用的类似标准。LVDS和M-LVDS均使用差分信号，通过这种双线式通信方法，接收器将根据两个互补电信号之间的电压差检测数据。这样能够极大地改善噪声抗扰度，并将噪声辐射降至最低。 LVDS是一种用于替代发射极耦合逻辑(ECL)或正发射极耦合逻辑(PECL)的低功 耗逻辑 。LVDS的主要标准是TIA/EIA-644。有时也会对LVDS使用另一种标准，即IEEE 1596.3—SCI(可扩展一致性接口)。LVDS广泛用于高速背板、电缆和板到板数据传输与时钟分配，以及单个PCB内的通信链路。 LVDS的优势包括 - 通信速度高达1 Gbps或以上
- 电磁辐射更低
- 抗扰度更高
- 低功耗工作
- 共模范围允许高达±1的接地失调差额
M-LVDS 面向多点低电压差分信号(M-LVDS)的标准TIA/EIA-899将LVDS延伸到用于解决多点应用中的问题。相对于TIA/EIA-485 (RS-485)或控制器局域网(CAN)，M-LVDS能够以更低的功耗实现更高速度的通信链路。 M-LVDS相对于LVDS的额外特性包括 - 驱动器输出强度更高
- 跃迁时间可控
- 共模范围更广
- 面向总线空闲条件提供故障安全接收器选项
为什么使用LVDS或M-LVDS? 图1中将LVDS和M-LVDS与其他多点和点到点协议进行了比较。两种标准都有低功耗要求。LVDS和M-LVDS的特征是在差分电压摆幅较低的情况下实现差分信号。相对于LVDS，M-LVDS指定了更高的差分输出电压，以便允许来自多点总线的更高负载。 两种协议都是面向高速通信设计的。典型应用环境下会采用PCB走线或较短的有线/背板链路。LVDS的共模范围就是针对这些应用而设计。相对于LVDS，M-LVDS扩展了其共模范围，允许多点拓扑结构中具有额外噪声。 LVDS/M-LVDS应用考虑 - 总线类型和拓扑结构
- 时钟分配应用
- LVDS/M-LVDS信号的特性
- 端接和PCB布局
- 抖动和偏斜
- 数据编码和同步
- 隔离
| 
发表于 2020-1-27 11:25:22
