Verilog实现UART/RS232/RS485收发自动校调功能，降低接收误码率

turi · 发表于 2020-1-19 09:40:02

verilog实现UART/RS232/RS485收发自动校调功能，降低接收误码率
1.UART（RS232/RS485）收发功能。
2.波特率默认为1M，可参数修改，但不能太小，太小的话，计数器宽度需要调整。
3.接收带串口脉冲相位跟踪自动校准功能，可以有效减少串口接收误码的发生。
4.仿真之前要先修改FT3Testing.mpf文件，用notepad++打开，大约再2402行到2418行的目录要改为你解压后实际源文件的目录。
5.fifo使用vivado2017.4建的。仿真QuestaSim10.6c。

UART.part1.rar (17 MB, 下载次数: 0)

UART.part2.rar (12.91 MB, 下载次数: 0)

		自动登录	找回密码
密码			立即注册

[资料共享] Verilog实现UART/RS232/RS485收发自动校调功能，降低接收误码率