digital IC前端设计今日: 0|主题: 186|排名: 78

子版块

digital IC前端设计资料共享

782 / 861

Synopsys Low-Power Flow User G ... 2023-6-27 08:46 Linyu

12 3 4 5 / 5 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[咨询求助] 国产有没有什么好的前端模拟仿真工具	nqwang 2021-1-24	3903	chanknz 2024-1-27 14:23
[咨询求助] ASIC设计各个流程部分常用工具都有哪些？？	大门牙 2019-12-9	4975	Linyu 2023-6-27 08:37
[咨询求助] 芯片设计中DFT相关好书推荐	ouyu 2019-11-28	2964	WJP_TD 2021-2-6 19:20
[咨询求助] 问个语法verilog问题哦	诺亚方舟 2019-11-28	3662	cwj0123 2020-12-11 08:28
[咨询求助] 仿真出现X态	犰狳 2019-11-29	71352	manfredzhang 2020-12-8 23:39
[咨询求助] 有关于GPU的硬件的结构和工作原理	猛子 2019-11-28	1757	ghjkop 2020-1-23 09:36
[咨询求助] 如果异步reset端接了同步之后的reset	嘉豪 2019-11-28	2717	ghjkop 2020-1-23 09:36
[咨询求助] RTL 代码加扰，工具与思路？	榉木 2019-11-28	51093	asasq11 2020-1-19 05:09
[咨询求助] 加了ila抓信号之后功能正常，不加会有问题	小目标 2019-11-28	3879	ghjkop 2020-1-17 06:37
[咨询求助] about modelsim	ruiya 2019-12-4	5924	ghjkop 2020-1-17 06:36
[咨询求助] 使用RTL综合的clock_gating如何在DC中指定clock_gating属性	诺亚方舟 2019-11-28	1711	ghjkop 2020-1-17 06:36
[咨询求助] 数字IC低功耗设计方面书籍？	chinahhucai 2019-12-31	0605	chinahhucai 2019-12-31 13:46
[咨询求助] 问verilog:阻塞和非阻塞赋值的顺序问题？	jiamusi 2019-12-4	2678	ruiya 2019-12-4 09:27
[咨询求助] 问一个关于VERILOG模块化设计的问题。	ruiya 2019-12-4	4692	ruiya 2019-12-4 09:21
[咨询求助] verilog 实现Round robin 轮询算法	jiamusi 2019-12-4	1675	正扽 2019-12-4 09:17
[咨询求助] 请问在dc_shell模式下用什么命令打开DC的图形界面呀	jiamusi 2019-12-4	2644	正扽 2019-12-4 09:16
[咨询求助] Quartus例化异步fifo后，出现了跨时钟域的时序违例	榉木 2019-11-28	2658	小目标 2019-12-2 10:18
[咨询求助] AXI中的outstanding	小目标 2019-11-28	2601	腾云 2019-12-2 10:16
[咨询求助] 在用K7芯片例化一个MAC核的例子工程中包一个顶层出现错误...	小目标 2019-11-28	1564	腾云 2019-12-2 10:13
[咨询求助] 大家设计都用什么软件，我用的是Cohesion Designer 511 ...2	小目标 2019-11-28	101583	图尔 2019-12-2 10:12
[咨询求助] spyglass报错，求解释	魏宇 2019-11-28	6605	魏宇 2019-12-2 10:05
[咨询求助] 多种工作模式的芯片，如何时序约束与综合？	魏宇 2019-11-28	1494	隆巡 2019-12-2 09:56
[咨询求助] Verilog的赋值有什么用处，详见帖内！	魏宇 2019-11-28	1469	腾云 2019-12-2 09:43
[咨询求助] 请问各位大神有人用Xcelium做多核仿真的吗？	腾云 2019-12-2	1522	腾云 2019-12-2 09:30
[咨询求助] 关于使用同步器解决亚稳态的疑问	猛子 2019-11-28	0508	猛子 2019-11-28 17:02
[咨询求助] set_disable_clock_gating_check	诺亚方舟 2019-11-28	0501	诺亚方舟 2019-11-28 16:58
[咨询求助] 请问现在公司里用systemverilog做设计的多吗	诺亚方舟 2019-11-28	0398	诺亚方舟 2019-11-28 15:13
[咨询求助] 请教下JPEG压缩的格式问题。	榉木 2019-11-28	0514	榉木 2019-11-28 15:11
[咨询求助] vivado综合和实现策略的问题	榉木 2019-11-28	0416	榉木 2019-11-28 15:10
[咨询求助] ISE创建ddr3控制器管脚兼容选择？	榉木 2019-11-28	0398	榉木 2019-11-28 15:10

12 3 4 5 / 5 页下一页

		自动登录	找回密码
密码			立即注册

digital IC前端设计 今日: 0|主题: 186|排名: 78

子版块

digital IC前端设计资料共享

快速发帖

digital IC前端设计今日: 0|主题: 186|排名: 78