芯片设计交流论坛

 找回密码
 立即注册
搜索
热搜: 活动 交友 discuz
查看: 702|回复: 0

[求助] 请教一个综合问题

[复制链接]

3

主题

0

回帖

11

积分

新手上路

积分
11
发表于 2024-4-26 15:58:12 | 显示全部楼层 |阅读模式
编写的程序  输出为
output[1:0] A;
reg [1:0] A;

综合约束中定义了set_output_delay  -max........[all_outputs]

定义完约束以后check_timing报以下warning

the following end-points are not constrained for maximum delay
A_reg_0/D0
A_reg_0/D1  ........................这些需要去约束吗
A[1]
A[0]....................................这个应该是在刚才的set_output_delay中约束了的呀

这些需要怎么去消除?
还有就是在某些时候没有set_input_delay
在check_timing 时候并没有报warning怎么回事?

谢谢
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|小黑屋|芯片设计交流论坛

GMT+8, 2024-12-22 23:58 , Processed in 0.037907 second(s), 19 queries .

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表