|
|
1.DC综合时,WARNING信息显示有些MODULE的部分INPUT引脚浮空<内部逻辑没有用相关信号>,DC将其接地,一些PIN CONNECTED TO LOGIC0/LOGIC1, 这些处理对后面的布局布线会造成什么影响??
2.Warning: (文件名): signed to unsigned assignment occurs. (VER-318)
不知道DC综合的时候怎么处理这些赋值,例如:
reg[7:0] a;
.....
a<=178;
.....
178的二进制表示是:10110010
最后a的值是178,还是00110010(即50)? |
|
发表于 2024-4-28 13:29:03
