请选择 进入手机版 | 继续访问电脑版

EDABOSS电子论坛

 找回密码
 立即注册
搜索
热搜: 活动 交友 discuz
收藏本版 |订阅

digital IC前端设计 今日: 0|主题: 186|排名: 78 

作者 回复/查看 最后发表
[咨询求助] AXI中的outstanding 小目标 2019-11-28 2544 腾云 2019-12-2 10:16
[咨询求助] 在用K7芯片例化一个MAC核的例子工程中包一个顶层出现错误... 小目标 2019-11-28 1516 腾云 2019-12-2 10:13
[咨询求助] 大家设计都用什么软件,我用的是Cohesion Designer 511  ...2 小目标 2019-11-28 101490 图尔 2019-12-2 10:12
[咨询求助] spyglass报错,求解释 attach_img 魏宇 2019-11-28 6557 魏宇 2019-12-2 10:05
[讨论] 寄存器clk一直翻转,但D端为常值,功耗如何? 腾云 2019-12-2 4540 佳明 2019-12-2 10:00
[咨询求助] 多种工作模式的芯片,如何时序约束与综合? 魏宇 2019-11-28 1443 隆巡 2019-12-2 09:56
[咨询求助] Verilog的赋值有什么用处,详见帖内! 魏宇 2019-11-28 1425 腾云 2019-12-2 09:43
[咨询求助] 请问各位大神有人用Xcelium做多核仿真的吗? 腾云 2019-12-2 1477 腾云 2019-12-2 09:30
[咨询求助] 关于使用同步器解决亚稳态的疑问 猛子 2019-11-28 0466 猛子 2019-11-28 17:02
[咨询求助] set_disable_clock_gating_check 诺亚方舟 2019-11-28 0456 诺亚方舟 2019-11-28 16:58
[咨询求助] 请问现在公司里用systemverilog做设计的多吗 诺亚方舟 2019-11-28 0356 诺亚方舟 2019-11-28 15:13
[咨询求助] 请教下JPEG压缩的格式问题。 榉木 2019-11-28 0451 榉木 2019-11-28 15:11
[咨询求助] vivado综合和实现策略的问题 榉木 2019-11-28 0367 榉木 2019-11-28 15:10
[咨询求助] ISE创建ddr3控制器 管脚兼容选择? 榉木 2019-11-28 0362 榉木 2019-11-28 15:10
[咨询求助] axi4专门弄一组 控制信号是什么功能 ? attach_img 小目标 2019-11-28 0378 小目标 2019-11-28 14:53
[咨询求助] IP的io 模块的输出阻抗怎么算出来的 小目标 2019-11-28 0312 小目标 2019-11-28 14:06
[咨询求助] Vivado预编译Xilinx的IP核出现error 嘉豪 2019-11-28 0317 嘉豪 2019-11-28 13:31
[咨询求助] DMA 原理疑问 amends 2019-11-28 0322 amends 2019-11-28 13:25
悬赏 [咨询求助] hspice仿真veriloga模式闪退 - [悬赏 5 元E币] attach_img amends 2019-11-28 0345 amends 2019-11-28 13:24
[咨询求助] vivado 与 ue关联问题 attach_img amends 2019-11-28 0309 amends 2019-11-28 13:20
[咨询求助] 哪位大侠能共享一个AMBA designer 工具软件 amends 2019-11-28 0303 amends 2019-11-28 13:14
[咨询求助] 求EDA原理及VHDL实现-从晶体管.门电路到Xilinx Vivado的数字系... attach_img amends 2019-11-28 0317 amends 2019-11-28 13:12
[转帖] windows 10 64bit下使用 ISE 14.7的方法共享 amends 2019-11-28 0337 amends 2019-11-28 13:07
[转帖] Verilog版的dpll attach_img 佳明 2019-11-10 3789 佳明 2019-11-10 21:14
[咨询求助] 芯片设计中DFT相关好书推荐 jiayuan 2019-11-7 0359 jiayuan 2019-11-7 13:27
[咨询求助] set_disable_clock_gating_check jiayuan 2019-11-7 0333 jiayuan 2019-11-7 13:27
[咨询求助] 使用RTL综合的clock_gating如何在DC中指定clock_gating属性 jiayuan 2019-11-7 0358 jiayuan 2019-11-7 13:26
[咨询求助] 对于先进工艺制程,数字IC设计需要考虑哪些方面的因素呢? eeiyu 2019-10-31 1375 苏安设 2019-10-31 21:10
[咨询求助] 新手,学习verilog还是直接上system verilo eeiyu 2019-10-31 2334 苏安设 2019-10-31 21:10
[咨询求助] 扫描链中ScanEnable、ScanDataIn、ScanDataOut如何复用其他信号? weiy 2019-10-31 3367 皮毛族 2019-10-31 21:01
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

Archiver|手机版|小黑屋|EDABOSS电子论坛

GMT+8, 2024-3-28 23:27 , Processed in 0.029239 second(s), 13 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块