请选择 进入手机版 | 继续访问电脑版
搜索
专业IC版图外包服务 微信:drclvs
广告位:SY02 广告业务联系QQ:3173974412
无锡芯满微电子有限公司---专业研发电机驱动芯片
IC设计论坛----ictown.com
广告位:SY05 广告业务联系QQ:3173974412
收藏本版 |订阅

digital IC前端设计 今日: 0|主题: 179|排名: 66 

作者 回复/查看 最后发表
全局置顶 隐藏置顶帖 本站微信群汇总 attach_img digest 网站管理员 2019-10-15 01214 网站管理员 2019-10-15 08:54
全局置顶 隐藏置顶帖 新人发帖教程 attach_img 网站管理员 2017-4-28 01649 网站管理员 2017-4-28 16:14
全局置顶 隐藏置顶帖 EDABOSS论坛积分规则! attach_img 网站管理员 2017-4-28 01655 网站管理员 2017-4-28 15:58
  版块主题   
[资料共享] CMOS VLSI 設計概念與 Design Flow attachment 隔壁老王 2019-12-9 4155 turtle2020 3 天前
[资料共享] GJB9433-2018 attachment icc 2020-3-15 039 icc 2020-3-15 22:31
[咨询求助] 有关于GPU的硬件的结构和工作原理 猛子 2019-11-28 1188 ghjkop 2020-1-23 09:36
[咨询求助] 如果异步reset端接了同步之后的reset 嘉豪 2019-11-28 2136 ghjkop 2020-1-23 09:36
[咨询求助] 仿真出现X态 attach_img 犰狳 2019-11-29 6291 xza123 2020-1-21 04:59
[咨询求助] RTL 代码加扰,工具与思路? 榉木 2019-11-28 5230 asasq11 2020-1-19 05:09
[咨询求助] 加了ila抓信号之后功能正常,不加会有问题 小目标 2019-11-28 3244 ghjkop 2020-1-17 06:37
[咨询求助] about modelsim ruiya 2019-12-4 5196 ghjkop 2020-1-17 06:36
[咨询求助] 使用RTL综合的clock_gating如何在DC中指定clock_gating属性 诺亚方舟 2019-11-28 1162 ghjkop 2020-1-17 06:36
[资料共享] verilog不错的资料,PPT的 attachment 王光宇 2019-12-6 2191 xza123 2020-1-16 06:46
[资料共享] dc中文资料,某学校培训教程 attachment 王光宇 2019-12-6 2174 xza123 2020-1-15 09:21
[资料共享] FSM-based Digital Design using Verilog HDL attach_img 隔壁老王 2019-12-9 1121 zm19830216 2020-1-4 07:26
[咨询求助] 数字IC低功耗设计方面书籍? chinahhucai 2019-12-31 0100 chinahhucai 2019-12-31 13:46
[咨询求助] 芯片设计中DFT相关好书推荐 ouyu 2019-11-28 1150 gliss6306 2019-12-28 10:48
[咨询求助] ASIC设计各个流程部分常用工具都有哪些?? 大门牙 2019-12-9 2130 gliss6306 2019-12-28 10:28
[转帖] 常用verdi快捷键 jiamusi 2019-12-4 0131 jiamusi 2019-12-4 09:44
[咨询求助] 问verilog:阻塞和非阻塞赋值的顺序问题? jiamusi 2019-12-4 2140 ruiya 2019-12-4 09:27
[咨询求助] 问一个关于VERILOG模块化设计的问题。 ruiya 2019-12-4 4131 ruiya 2019-12-4 09:21
[咨询求助] verilog 实现Round robin 轮询算法 jiamusi 2019-12-4 1120 正扽 2019-12-4 09:17
[咨询求助] 请问在dc_shell模式下用什么命令打开DC的图形界面呀 jiamusi 2019-12-4 2122 正扽 2019-12-4 09:16
[咨询求助] Quartus例化异步fifo后,出现了跨时钟域的时序违例 榉木 2019-11-28 2128 小目标 2019-12-2 10:18
[咨询求助] AXI中的outstanding 小目标 2019-11-28 2118 腾云 2019-12-2 10:16
[咨询求助] 在用K7芯片例化一个MAC核的例子工程中包一个顶层出现错误... 小目标 2019-11-28 1116 腾云 2019-12-2 10:13
[咨询求助] 大家设计都用什么软件,我用的是Cohesion Designer 511  ...2 小目标 2019-11-28 10395 图尔 2019-12-2 10:12
[咨询求助] spyglass报错,求解释 attach_img 魏宇 2019-11-28 6131 魏宇 2019-12-2 10:05
[讨论] 寄存器clk一直翻转,但D端为常值,功耗如何? 腾云 2019-12-2 4174 佳明 2019-12-2 10:00
[咨询求助] 多种工作模式的芯片,如何时序约束与综合? 魏宇 2019-11-28 1107 隆巡 2019-12-2 09:56
[咨询求助] Verilog的赋值有什么用处,详见帖内! 魏宇 2019-11-28 1106 腾云 2019-12-2 09:43
[咨询求助] 请问各位大神有人用Xcelium做多核仿真的吗? 腾云 2019-12-2 1120 腾云 2019-12-2 09:30
[咨询求助] 关于使用同步器解决亚稳态的疑问 猛子 2019-11-28 0128 猛子 2019-11-28 17:02
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则



版权所有:EDABOSS论坛 投诉受理:13816911948 合作热线:13816911948

备案信息:苏经营性ICP B2-20090218号 皖ICP备09697823号 电子公告服务许可文件号:皖通[2009]556号

Powered by EDABOSS X3.4 Tamplate By EDABOSS论坛  © 2001-2013 Comsenz Inc.

广告投放 微信:drclvs

返回顶部 返回版块