- EDABOSS论坛积分规则! (1篇回复)
- 新人发帖教程 (2篇回复)
- 本站微信群汇总 (1篇回复)
- innovus中怎么配置扫描链? (3篇回复)
- Cadence innovus 流程 (13篇回复)
- innovus 在cts之前也能使用useful skew吗? (2篇回复)
- 请教个sdc的问题 (1篇回复)
- 求助 SE用abstract提取lef步骤 (1篇回复)
- 单元库建库流程,你了解几种? (1篇回复)
- TSMC65nm工艺库综合用的lib是哪个文件下的文件 (1篇回复)
- PT的结果总是显示Not Annotated (1篇回复)
- 请教各位大佬,如何更换cell的阈值电压呢? (1篇回复)
- 布线机制 (1篇回复)
- net 宽度和rc负载有什么关系 (1篇回复)
- import design之后,stdcell的pin的位置不是我画的label的位置怎... (1篇回复)
- icg和power gating有什么区别 (1篇回复)
- 数字后端系列之Technology File (1篇回复)
- cadence&Calibre入门教程 (4篇回复)
- 自动布局布线(Astro) (1篇回复)
- 掌握了这技巧,时序分析题再也不用求人了~ (4篇回复)
- 数字后端面试问题集锦&答案 (4篇回复)
- uncertainty设置特例解析 (0篇回复)
- SDC简要介绍 (1篇回复)
- 在后版图网表上优化泄漏功率 (0篇回复)
- ASIC/SoC后端设计作业流程剖析 (0篇回复)
- 复杂SoC设计中的功率管理 (0篇回复)
- 数字后端系列之设计约束 (1篇回复)
- 数字后端系列之标准单元库 (0篇回复)
- 数字后端系列之I/O库 (0篇回复)
- 数字后端系列之电路描述 (0篇回复)
- 数字后端系列之设计规划 (0篇回复)
- 数字后端系列之电源规划 (0篇回复)
- 为什么只在时钟树综合之后fix hold violation? (0篇回复)