- EDABOSS论坛积分规则! (1篇回复)
- 新人发帖教程 (2篇回复)
- 本站微信群汇总 (1篇回复)
- calibre view抽取后,器件自身的pin连线交叠,导致短路 (1篇回复)
- 配置Cadence符合自己的使用习惯——.cdsinit和.cdsenv文件 (2篇回复)
- layout中contact上增加opc层的两种方法 (3篇回复)
- mos管做esd时,为什么漏端到poly的距离大于源端? (1篇回复)
- 有哪位大侠知道LVS 验证文件里修改哪个设置是可以将电阻... (1篇回复)
- 求教:ROM的code怎么生成呢? (1篇回复)
- 分享DLL与PLL的区别,转摘自网上技术帖子 (1篇回复)
- Guardring用法 (0篇回复)
- RF系统入门 (0篇回复)
- 整理的GVIM常用快捷键 (2篇回复)
- 有源区与扩散区的区别 (1篇回复)
- LSW 层次可视问题 (1篇回复)
- bindkey文件设置 (1篇回复)
- IC5141 Library Manager显示问题求助 (2篇回复)
- Virtuso快捷键归纳 (1篇回复)
- 现在最新的Cadence Virtuoso到哪个版本了? (0篇回复)
- TSMC 40nm工艺使用笔记 (2篇回复)
- 做lvs遇到一怪异问题,求高手解答!! (1篇回复)
- topmetal 厚度问题 (0篇回复)
- 请教一个在Cadence下使用Calibre的问题 (2篇回复)
- 谁知道*.str文件怎么转换成*.gds II的格式? (3篇回复)
- 请教各位关于cadence DRC检查时出现的问题 (1篇回复)
- laker和calibre安装冲突,怎么回事 (2篇回复)
- L=1mm的倒比管原理图怎么表示,如图版图可以这么画吗? (4篇回复)
- ic616 library manager窗口顺序 (0篇回复)
- cadenceIC 51,快捷键怎么实现鼠标的滚动实现放大和缩小,小... (0篇回复)
- 测量规则图形的L、W的Skill 的脚本 (0篇回复)
- 模拟电路设计中匹配器件组版图自动生成技术 (0篇回复)
- cdb2oa (0篇回复)
- 关于cadence的pdk安装:pcellevalfailed (0篇回复)