芯片设计交流论坛's Archiver
论坛
›
数字后端
› setup timing 与hold timing修复问题
kingo
发表于 2024-4-26 16:15:37
setup timing 与hold timing修复问题
请高手指点一下哈:
当做到布线结束后,原来是正的setup timing 又变成了负值,已经优化了很多遍了,虽然负值有点变化,可是变化很小!还需要继续优化?还是想其他的什么办法呢?
大家帮助给点建议啊!
页:
[1]
查看完整版本:
setup timing 与hold timing修复问题